SEMICONDUCTOR STORAGE DEVICE

Patent Number:

JP11185493

Publication date:

1999-07-09

Inventor(s):

KOBAYASHI TOMOHIRO

Applicant(s):

TOSHIBA CORP

Requested Patent:

F JP11185493

Application Number: JP19970349194 19971218

Priority Number(s):

IPC Classification:

G11C29/00; H01L21/82; H01L27/10; H01L27/10

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce a delay by a data bus thereby enabling high-speed accessing and improve recovery efficiency by dividing a spare cell part for each column I/O part and arranging near a data input and output circuit.

SOLUTION: A spare part is divided for each I/O part into I/O parts 0 to 8-SPR. The I/O parts 0 to 8-SPR are arranged dispersively among normal cell parts S1-S16 an connected via sense amplifiers 20 to global data liens 300-308 connected to input and output lines 400-408 respectively. When a memory cell of any one of sections S1-S16 of the normal cell parts fails, each I/O part is replaced with the I/O part of the spare cell part. A failing address and an external address are compared by a program fuse if the failing cell is accessed and, a spare memory cell is accessed in accordance with a detection signal generated in consequence of the comparison. At this time, the I/O parts of the spare cell part are arranged discursively in the vicinity of the input and output line 400, thus enabling high-speed reading.

Data supplied from the esp@cenet database - I2

02-11-26

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公田番号

特開平11-185493

(43)公開日 平成11年(1999)7月9日

(51)Int.CL°	融別配导	F :		
G11C 23/00	603	G11C 29/00	603G	
H01L 21/82		HOLL 27/10	471	
27/10	4/1		491	
	191	21/82	ĸ	

審査請求 未請求 請求項の数4 OL (全 12 頁)

(21) 出頭番号

特額平9-349194

(71) 出頭人 000000078

株式会社東芝

(22) 山瀬日

平成9年(1997)12月13日

种东川県川崎市幸区福川町72番地

(72) 発明者 小 林 智 告

神奈川県川崎市幸区坬川町580番1号 株 式会社東芝半等体システム技術センター内


(74)代型人 介型士 佐鷹 一雄 (外3名)

(54) 【発明の名称】 半導体記憶装置

の【要約】

【課題】 不良セルとの置き換えに使用されるスペアカラムセルについてノーマルカラムセルとほぼ同等のアクセス速度の確保を可能とし、さらには救済効率を向上させることが可能なスペアカラムセルの配置及び配線を採用した半導体記憶装置を提供する。

【解決手段】本発明に係る半導体記憶装置においては、スペアセル部のI/O部を1つのセクションに集合させて配設せず、各I/O部ごとに分割してそのI/O部が接続されるべきデータ入出力回路近傍に配設する。スペアセル部の各I/O部は、データ入出力回路に直接又は間接に接続する。また、複数のデータ入出力系のそれぞれに有えられているものについて本発明を適用する場合、スペアセル部の各I/O部は、直接又は間接に総てのデータ入出力系のデータ入出力回路にそれぞれ接続する。



【特語諸本の範囲】

【請木項1】データの読出し/書込みが行われる複数の ノーマルメモリセル、及び、前記複数のノーマルメモリ セルについて選択的なデータの入出力を行う選択的デー タ入出力回路からなる複数のノーマルデータ入出力部

前記複数のノーマルデータ入出力部に対し所定の対応関係をもって接続された複数のデータ線と、

前記データ線ごとに配設され、記憶装置外部とのデータ

の入出力を行う複数のデータ入出力回路と、

前記複数のノーマルメモリセルのいずれかに不良が発生した場合に置き換えを行うための複数のスペアメモリセル、及び、前記複数のスペアメモリセルについて選択的なデータの入出力を行う選択的データ入出力回路からなる一単位ごとに、所定の対応関係を有する前記データ入出力回路近傍に西設され、かつ、当該データ入出力回路が接続された前記データ線に接続された複数のスペアデータ入出力部と、を備えたことを特徴とする半導体記憶装置。

【請求項2】データの読出し/書込みが行われる複数の ノーマルメモリセル、及び、前記複数のノーマルメモリ セルについて選択的なデータの入出力を行う選択的デー タ入出力回路からなる複数のノーマルデータ入出力部 と

前記複数のノーマルデータ入出力部に対し所定の対応関 係をもって接続された複数のデータ線と、

前記データ線ごとに配設され、記憶装置外部とのデータ

の入出力を行う複数のデータ入出力回路と、

前記複数のノーマルメモリセルのいずれかに不良が発生した場合に置き換えを行うための複数のスペアメモリセル、及び、前記複数のスペアメモリセルについて選択的なデータの入出力を行う選択的データ入出力回路からなる一単位ごとに、所定の対応関係を有する前記データ入出力回路近傍に西設され、かつ、当該データ入出力回路に直接接続された複数のフィアデータ入出力部と、を備えたことを特徴とする半導体記憶装置。

【請木項3】請木項1又は2のいずれかに記載の半導体

記憶装置において

前記半導体記憶装置は、海勢のデータ入出力系を有し、 かつ、前記複数のデータ線及び前記複数のデータ入出力 回路は、前記複数のデータ入出力系にそれぞれ備えられ ていることを特徴とする半導体記憶装置。

【請求項4】請打項3に記載の半導体記憶装置におい

前記複数のスペアデータ入出力部は、前記複数のデータ 入出力系の総でにそれぞれ接続されていることを特徴と する半導体記憶装置。 り、特に、不良セルとの置き換えに使用されるスペアカラムセルについてノーマルカラムセルとほぼ同等のアクセス速度の確保を可能とし、さらには救済効率を向上させることが可能はスペアカラムセルの配置及び配線を採用した半導体記憶装置に関する。

[0002]

【従来の技術】半導体記憶装置はX方向及びY方向のマトリクス状に配置されたメモリセルを備え、メモリセルへのアクセスは外部アドレスをデコードしたアドレス信号により行われ、これにより読み出されたセルのデータをセンスアンプを介して出力するものである。また、半導体記憶装置には、通常、セルアレイ中のノーマルセルに不良セルが存在した場合に、その不良セルと置き換えて半導体記憶装置を救済するためのスペアセルと予め組み込まれている。スペアセルにはロウスペアセルとカラムスペアセルとがある。

【0003】ロウスペアセルの置き換えば、不良となったノーマルセルへのアクセスを行うロウデューダの出力をアイソレーションヒューズによりディセーブルにするとともにロウスペアセルへのアクセスに切り替えることにより行われる。

【0004】一方、カラムスペアセルの置き換えは、通常、アクセスの高速性能を維持するために、同時読出しを行うビット、即ち、複数のメモリセル及びマルチプレクサからなる I/O部ごとにまとめて置き換えるスペアセクション方式により行われる。また、配線等の構成によっては、I/O部内のメモリセルを複数のグループに分割してそのグループごとに置き換えを行ったり、1個のメモリセルごとに置き換えを行う場合もある。

【0005】ところで、カラムゼル部において、不良セルとスペアカラムセルとの置き換えが行われた場合にその不良セルへのアクセスが行われたことを検出するヒット信号は、プログラムヒューズによりプログラムと外部から入力される外部アトレスとを比較した結果生成される信号である。従って、このヒット信号をメモリセルアレイが受けてからスペアカラムセルのアクセスを行うこととなり、スペアカラムセスよりもアクセス連度が遅く方等がアクセス連度がよる影響も、ロウセル部に比較して大きい。

【0006】そこで、Y方向即もカラム方向における半 導体記憶装置の構成、特に、カラムセル部のカラムスペ アセルの配置、配線、不良セルとの置き換え方に着目して説明する。

【0007】図4は、従来の第1の構成に係る半導体記憶装置のカラムセル部及びその読出し回路のブロック図である。この半導体記憶装置のカラムセル部及びその読出し回路は最も基本的な構成のものであり、カラム I/O部10と、センスアンプ20と、グローバル・データ線30と、データ入出力回路40とから構成されてい

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶装置に係

る。それらの具体的な構成は、以下の通りである。 【0008】カラムI / 〇部1 0は、ノーマルセル部とフペアセル部とから構成されている。ノーマルセル部はセクションS 1~816からなり、各セクションは3個のI / 〇部0~8~S 1~16により構成されている。フペアセル部は1個のセクションS P Rも同様に3個のI / 〇部0~8~S P Rにより構成されている。各 I / 〇部は、複数のメモリセルと、アドレスデコーダからのアドレス信号に応じていずれかのメモリセルのデータ読出しを行うマルチプレクサとから構成されている。

【0009】各1/〇部は、データ信号の増幅を行うセンスアンプ20を介してグローバル・データ線30にそれぞれ接続されている。具体的には、各セクションの1/〇部0はグローバル・データ線301に、以下同様に 1/〇部3はグローバル・データ線308に、それぞれ対応して接続されている。ここで、グローバル・データ線とは、チップ全体を横断するようなデータ線をいう。これに対するローカル・データ線とは、グローバル・データ線と各センスアンブとを接続する
のはデータ線をいう。

【0010】グローバル・データ線30は、各1/〇部に対応して設けられたデータ入出力回路40に接続されている。即ち、各グローバル・データ線300~308は、それぞれデータ入出力回路400~408に接続されている。各データ入出力回路40は、グローバル・データ線30からのデータ信号の外部出力のための増幅を行うセンスアンプと、データ信号を順次出力するデータ・バッファとから構成されている。

【0011】従来の第1の構成に係る半導体記憶装置のカラムセル部のデータ読出しの際の動作は、以下の通りである。アドレス信号が入力されると、選択されたセクションの1/0部10のメモリセルからマルチプレクサによりデータが読み出され、そのテータは1 0部1とに設けられたセンスアンプ20が接続されたクローバル・データ線30に出力される。クローバル・テータ線30に出力された読出しデータは、さらにデータ出力回路40を公して、社学級部会出力まれるフレールス

介して、装置外部へ出力されることとなる。 【0012】また、ノーマルセル部の各セクションS1~S16のいずれかのメモリセルに不良が発生した場合には、【/O部ごとにスペアセル部の【/O部との置き換えを行う。そして、置き換えられた不良セルへのアクセスが行われた場合には、プログラムヒューズによりプログラムされた不良アドレスと外部から入力される外部アドレスとを比較した結果生成される検出信号(ヒット信号)に応じてスペアメモリセルのアクセスを行う。【0013】また、近年、DDR(Cabble Delegal)

動作機能を有する同期メモリの開発が進んでいる。ここ

ていうDDR動作とは、クロックのアップエッシ及びダウンエッジの両方に同期させてそれぞれテータの読出し、「書込みを行うことを意味している。

【0014】セルデータの読出し及び書込みを高速化する場合、メモリコア近傍における動作については特に高速化を図らず、データ入出力回路近傍でデータをマルチプレクス(多重化)して動作速度を倍にすることが考えられる。このようなアクセスの高速化の手段の1つとして、クロックのアップエッジで2ビットのセルデータの読出し/書込みを行うDDR動作可能な構成を採用する方法がある。即ち、メモリコアにおいてはクロックのアップエッジで同時に2ビットのデータを読み出し、入出力部においてはクロックのアップエッジ及びダウンエッジで1ビットずつその2ビットのデータの読出し/書込みを行う。

【0015】図5は、従来の第2の構成に係る半導体記憶装置のカラムセル部及びその読出し回路のブロック図である。この半導体記憶装置のカラムセル部及びその読出し回路は、カラム「/0部10と、第1系及び第2系のセンスアンプ20と、第1系のグローバル・データ線30と、第2系のデータ入出力回路40と、第2系のデータ入出力回路40と、第2系のデータ入出力回路40と、第2系のデータ入出力回路41とから構成されている。即ち、DDR動作可能な構成を採用する場合、センスアンプ、グローバル・データ線、データ入出力回路をそれぞれ通常の2倍の数だけ設けておく必要がある。それらの具体的な構成は、以下の通りである。

【0016】カラムI/O部10は、ノーマルセル部とスペアセル部とから構成されている。ノーマルセル部はセクションS1~S16からなり、各セクションは9個のI/O部0~8-S1~16により構成されている。スペアセル部は1個のセクションSFRからなり。セクションSFRも同様に9個のI/O部0~8-SPRにより構成されている。各I/O部は、複数のメモリセルと、アトレスデコーダからのアトレス信号に応じていずれかのメモリセルのデータ読出しを行うマルチプレのずれかのメモリセルのデータ読出しを行うマルチプレのずれをから構成されている。各I/O部は、テータ信号の増幅を行う第1系及び第2系のセンスアンプ20にそれぞれ接続されている。

【0017】第1系の各センスアンプ20は第1系のグローバル・データ線30にそれぞれ接続され、第2系の各センスアンプ20は第2系のグローバル・データ線31にそれぞれ接続されている。具体的には、各セクションの1/0部0の第1系、第2系のセンスアンプ20は第1系、第2系のグローバル・データ線301、311に、以下同様に、1/0部8の第1系、第2系のセンスアンプ20は第1系、第2系のグローバル・データ線301、311に、以下同様に、1/0部8の第1系、第2系のセンスアンプ20は第1系、第2系のグローバル・データ線30318に、それぞれ対応して接続されている。

【0018】第1系、第2系のグローバル・データ線30、31は、各1/0部に対応して設けられた第1系第2系のデータ入出力回路40、41にそれぞれ接続されている。即ち、各グローバル・データ線300~303、310~318は、それぞれデータ入出力回路400~418に接続されている。各データ入出力回路40、41は、グローバル・データ線30、31からのデータ信号の外部出力のための増幅を行うセンスアンプと、データ信号を順次出力するデータ・バッファとから構成されている。

【①①19】従来の第2の構成に係る半導体記憶装置のカラムセル部のデータ読出しの際の動作においては、クロックのアップエッジに同期させて2つのセルデータの読出しを行う。バーストアドレスの連続する2つのアレス信号により2つのメモリセルが同時に選択され、選択されたセクションの1/〇部10のメモリセルのそれがもマルチプレクサによりデータが読み出された第2系のセンスアンプ20により増幅されてから、第2系のセンスアンプ20により増幅されてから、第2系のグローバル・データ線30,31に出力デーがある。第11に出力データは、さらに第1系である。第11に出力データは、さらに第1系で第1系である。第2系のグローバル・データは、さらに第1系で第1系である。選択されたメモリセルのデータが第1系又は第2系のいずれの系に読み出されるかは、そのメモリセルのアドレスによって予め決定されている。

【0020】ノーマルセル部の各セクションS1~S1 らのいずれかのメモリセルに不良が発生した場合には 1./O部内のメモリセルを複数のグループに分割してそのグループごとに置き換えを行うか、又は、1個のメモリセルを第1系のセンスアンプに接続されているグループとに労割して。このグループとに労割して、このグループとに労割して。このグループとに苦き換えを行う。そして、置き換えられた不良セルへのアクセスが行った。場合には、プログラムヒュースによりプログラスとも比較した結果生成される検出信号(ヒット信号)に応じてスペアメモリセルのアクセスを行う。

[0021]

【発明が解決しようとする課題】しかしながら、上述した従来の各構成に係る半導体記憶装置のカラムセル部及びその読出し回路においては、それぞれ以下のような問題点があった。

【0022】従来の第1の構成に係る半導体記憶装置のカラムセル部及びその読出し回路においては、図4から分かるように、各1/O部はセクションごとに集合して配設されているのに対し、各データ入出力回路40はグローバル・データ線30に沿ってチップ全体に分散して

配設されている。例えば、テータ入出力回路400はセクションS1の近傍に配設されているが、データ入出力回路408はセクションS16の近傍に配設され、セクションS1からは離隔している。従って、いずれのセクションにおいても選択される1/0部によって、テータ入出力回路40に近く高速に読み出すことができる1/0部と、データ入出力回路40に運動が生ができるいデータバスを介するためなる。リーロを近が生が関していているにあり、読出して運動が生することに事実上困難であるため、読出しば、構成を変更することは事実上困難であるため、読出しば、機成を変更することに対応するように、全体的な設計を行うことで対応するはいない。

【0023】一方、スペアセル部においても、高速に読み出すことができる I / O部と、読出しに運動が生ずを I / O部とが混在することは同様である。ところが、まセルとスペアカラムセルとの置き換えが行われたことを検出する ヒット信号は、上述のように、プログラムヒューを出てよりプログラムされた不良アドレスと外部から入力される外部アドレスとを比較した結果生成される信号であせん。このセルレルへをメモリセルアレイがある。であるスペアカラムセルのアクセスを行ったのでは、なってアカラムセルがデータでは、なって、アカラムセルがデータでは、なって、アカラムセルがデータスピカーでは、アカラムセルがデータス出力セスはり、そのスペアカラムセルがデータス出力セスは、アカラスペアカラムセルがデータス出力セスは、アカラスペアカラムセルがデータス出力セスを行ったの変に大きな遅延を生ずることとなる。

【0024】従来の第2の構成に係る半導体記憶装置の カラムセル部及びその読出し回路においても、上記従来 の第1の構成と同様の問題点があり、さらに DDR動 作機能を備えた構成による固有の問題点がある。即ち DDR動作可能は構成を採用する場合、センスアンブ グローバル・データ線 データ入出力回路はそれぞれご つの系が備えられているが、不良セルは、いずれの系に 接続されたメモリセルに発生するか分からず。位置的にはランダムに発生すると考えられる。従って、スペアセル帝の各工「O部に備えられた秋斉用のスペアカラムセ ルも第1系と第2系とのそれぞれに接続されたものを均 等に配設しておくのがよい。しかし、不良セルの発生する位置はランダムであることから、不良セルは第1系又 は第2系に偏って発生する可能性があり得る。その場合 には、不良が発生しなかった系に接続されているスペア カラムセルが使用されず無駄となってしまい、集積回路 の面積効率を低下させることとなる。さらに、一方の系 に多数の不良セルが発生した場合には、他方の系に接続 されているスペアカラムセルが未使用であるにもかかわ らず、不良を救済しきれずに歩留まりの低下を招くこと もある.

【0025】このような不都合を回避するため、各スペアカラムセルが第1系。第2系の両方の不良セルの置き

換えに対応できるようにするための1つの構成として、セルの置き換えを行うための2つの系のグローバル・データ線をさらに設ける構成がある。

【0026】図6は「従来の第3の構成に係る半導体記 憶装置のカラムセル部限びその読出し回路のブロック図 である。この半導体記憶装置のカラムセル部及びその読 出し回路は、カラムI/O部10と、第1系及び第2系のセンスアンプ20と、第1系のグローバル・データ線 30と、第1系のデータ入出力回路40と、第2系のグ ローバル・データ線31と、第2系のデータ入出力回路 41と、第3系のグローバル・データ線32と、第4系 のグローバル・データ線33とから構成されている。即 ち、DDR動作を可能とするために、センスアンプ、 ローバル・データ線。データ入出力回路をそれぞれ2つ の系に設けておき、さらに、スペアカラムセルの置き換 えを第1系及び第2系のいずれの系にも対応させて行う ことができるようにするために、スペアセル部と第1 系、第2系のデータ入出力回路40,41とをそれぞれ 接続するための第3系、第4系のグローバル・データ線 32,33を設けたものである。それらの具体的な構成 は、以下の通りである。

【0027】カラム I / 〇部10は、ノーマルセル部とスペアセル部とから構成されている。ノーマルセル部はセクションS1~S16からなり、各セクションは9個の I / 〇部0~8ーS1~16により構成されている。スペアセル部は1個のセクションSPRからなり、セクションSPRも同様に日個の I / 〇部0~8ーSPRにより構成されている。各 I / 〇部は、複数のメモリセルと、アドレスデコーダからのアドレス信号に応じていずれかのメモリセルのアータ読出しを行うマルチプレクサをから構成されている。各 I / 〇部は、データ信号の増幅を行う第1系及び第2系のセンスアンプ20にそれぞれ接続されている。

れ接続されている。
【0028】ノーマルセル部の第1系の各センスアンプ20は第1系のグローバル・データ線30にそれぞれ接続され、第2系の各センスアンプ20は第2系のグローバル・データ線31にそれぞれ接続されている。具体的には、ノーマルセル部の各セクションの1~〇部0の第1系、第2系のセンスアンプ20は第1系、第2系のセンスアンプ20は第1系、第2系のセンスアンプ20は第1系、第2系のグローバル・データ線301、311に、以下同様に、1/〇部8の第1系、第2系のセンスアンプ20は第1系、第2系のグローバル・データ線308及び318に、それぞれ対応して接続されている。

【0029】一方、スペアセル部の第1系の各センスアンプ20は第3系及び第4系のグローバル・データ線32及び33の双方にそれぞれ接続され、第2系の各センスアンプ20も第3系及び第4系のグローバル・データ線32及び33の双方にそれぞれ接続されている。各1

/ ○部の各センスアンプ20と第3系及び第4系のグローバル・データ線32及び33の各グローバル・テータ線との具体的な対応関係は、ノーマルセル部の場合と同様である。

【0030】第1系、第2系のグローバル・データ線30,31は、各1/0部に対応して設けられた第1系第2系のデータ入出力回路40,41にそれぞれ接続されている。即ち、各グローバル・データ線300~308,310~318は、それぞれデータ入出力回路400~408,410~418に接続されている。各データ入出力回路40,41は、グローバル・テータ線30,31からのデータ信号の外部出力のための増幅を行うセンスアンプと、データ信号を順次出力するデータ・バッファとから構成されている。

【0031】一方、第3系のグローバル・データ線32は、第1系及び第2系のデータ入出力回路40及び41の双方にそれぞれ接続されており、第4系のグローバル・データ線33も、第1系及び第2系のデータ入出力回路40及び41の双方にそれぞれ接続されている。

【0032】従来の第3の構成に係る半導体記憶装置の カラムセル部のデータ読出しの際の動作は、従来の第2 の構成と同様であり、クロックのアップエッジに同期さ せて2つのセルデータの読出しを行う。 バーストアドレスの連続する2つのアドレス信号により2つのメモリセ ルが同時に選択され、選択されたセクションのI/O部 10のメモリセルのそれぞれからマルチプレクサにより データが読み出され、同時に読み出された2つのデータ は、相互に独立した第1系、第2系のセンスアンプ2 0,21により増幅されてから、そのセンスアンプ20 が接続された第1系、第2系のグローバル・データ線3 0,31に出力される。第1系、第2系のグローバル・ データ線30,31に出力された2つの読出しデータ は、さらに第1系。第2系のデータ入出力回路40.4 1を介して、装置外部へ出力されることとなる。選択さ れたメモリセルのデータが第1系又は第2系のいずれの 系に読み出されるかは、そのメモリセルのアトレスにょ って子め決定されている。

【003年】ノーマルセル部の各セクションS1~S16のいずれかのメモリセルに不良が発生した場合には、I/O部内のメモリセルを複数のグループに分割してそのグループごとに置き換えを行うか、又は、1個のメモリセルごとに置き換えを行う。ここでは、従来の第2の構成と同様に、I/O部内のメモリセルを各センステンプとのに接続されているグループごとに分割して、この成らがいては、各センスアンプ20は、上述のようにのはおいては、各センスアンプ20は、上述のようにのはおいては、各センスアンプ20は、上述のようにの構成第3系、第4系のグローバル・データ線32、33を介して第1系及び第2系のデータ入出力回路40及び41の双方にそれぞれ接続されているので、ノーマルセル部の各セクションS1~S16に発生した不良セルが第1系

又は第2条のいずれに接続されているものであっても、 未使用のスペアカラムセルのグループがある場合には 不良セルとスペアカラムセルとの置き換えを行うことができる。

【0034】そして、置き換えられた不良セルへのアクセスが行われた場合には、プログラムヒューズによりプログラムされた不良アドレスと外部から入力される外部アドレスとを比較した結果生成される検出信号(ヒット信号)に応じてスペアメモリセルのアクセスを行う。

【0035】しかしながら、この従来の第3の構成は 西線が非常に煩雑で、レイアウト上非が率的である。また、セル置き換えのための第3系、第4系のグローバル ・データ線32、33を介してアクセスを行う場合、ロ ーカル・センスアンプ20から見た負荷が非常に重くな り、アクセス速度も遅くなるという問題がある。

【0036】本発明は上記問題点に鑑みてなされたものであり、その目的は、不良セルとの置き換えに使用されるスペアカラムセルについてノーマルカラムセルとほぼ同等のアクセス速度の確保を可能とし、さらには松育効率を向上させることが可能なスペアカラムセルの配置及び配線を採用した半導体記憶装置を提供することであ

[0037]

【課題を解決するための手段】本発明に係る半導体記憶装置においては、スペアセル部の「/O部を1つのセクションに集合させて配設せず、各「/O部ごとに分割してその「/O部が接続されるべきデータ入出力回路近傍に配設する。これにより、接続されているデータ入出力回路から離隔していて長いデータバスを介するためにアクセスに優重が生ずる「/O部が排除され」いずれの「/O部もデータ入出力回路に近く、高速にアクセスを行うことができるようになる。

【0038】スペアセル部の各1/〇部は、ノーマルセル部の各1/〇部と同様にグローバル・テータ線を介してデータ入出力回路に接続してもよいが、データ入出力回路近常に配設されているので、データ入出力回路に直接接続することもできる。この場合、スペアセル部の各1/〇部へのアクセス速度をさらに高速化することができる。

【〇〇39】また、本発明に係る半導体記憶法置の上記構成は、DDR動作のために複数のデータ入出力系を有し、かつ、グローバル・データ線及びデータ入出力回路が、各データ入出力系にそれぞれ備えられているものについても適用することができる。この場合、スペアセル部の各1/〇部は、直接又は間接に総てのデータ入出力回路にそれを続きれているものとすると、ノーマルセル部に発生した不良セルがいずれのデータ入出力系に接続されているものであっても、未使用のスペアカラムセルがある場合には、不良セルとスペアカラムセルとの置き換えを行うことができ、拉斉効率

を向上させることができる。

[0040]

【発明の実施の形態】以下 本発明に係る半導体記憶装置の実施の形態について、図面を参照しながら説明する。

【①①41】図1は、本発明の第1の実施の飛憩に係る 半導体記憶装置のカラムセル部及びその誘出し回路のブロック図である。本発明の第1の実施の飛憩に係る半導体記憶装置のカラムセル部及びその誘出し回路は、カラムI/O部10と、ゼローバル・データ線30と、データ入出力回路40とから構成されているが、主としてカラムI/O部10の構成が従来と異なっている。それらの具体的な構成は、以下の通りである。

【0042】カラムI/O部10は、ノーマルセル部と フベアセル部とから構成されている。ノーマルセル部は セクションS1~S1らからなり、各セクションは9個 の1/0部0~8-81~16により構成されている。 これに対し、スペアセル部は1個のセクションを構成せ ずに「/0部ごとに分割され、各「/0部0~8-SF Rは、それぞれが接続されるデータ入出力回路40の近 傍に分散して配設されている。ここでは、I/O部O-SPRはノーマルセル部のセクションS1とセクション S2との間に配設され、1/O部1-SPRはセクショ ンS2とセクションS3との間に配設され、以下同様に 適当な箇所に分散して配設されており、1/〇部8-S FRはセクションS16の末尾側に配設されている。各 I」「O部は、複数のメモリセルと、アドレスデコーダか らのアドレス信号に応じていずれかのメモリセルのデー タ読出しを行うマルチプレクサとから構成されている。 【0043】各I/O部は、データ信号の増幅を行うセ ンスアンプ20を介してグローバル・データ線30にそ れぞれ接続されている。具体的には、ノーマルセル部の各セクション及がスペアセル部のI/O部のはグローバル・データ線300に、I/O部1はグローバル・データ線301に、以下同様に、I/O部3はグローバル・ テータ線808に、それぞれ対応して接続されている。 ここで、グローバル・データ線とは、チップ全体を横断 するようなデータ線をいう。これに対するローカル・デ ータ線とは、グローバル・データ線と各センスアンプと を接続する画際等。チップ上の部分的なデータ線をい う。これらの定義は「従来と同様である。

【0044】グローバル・データ線30は 各1. (〇部に対応して設けられたデータ入出力回路40に接続されている。即ち、各グローバル・データ線300~308は、それぞれデータ入出力回路400~408に接続されている。各データ入出力回路40は、グローバル・データ線30からのデータ信号の外部出力のための増幅を行うセンスアンプと、データ信号を順次出力するデータ・バッファとから構成されている。

【0045】本発明の第1の実施の形態に係る半導体記憶装置のカラムセル部のデータ読出しの際の動作は、基本的に従来と同様であり、以下の通りである。アドレス信号が入力されると、選択されたセクションのI/O部10のメモリセルからマルチプレクサによりデータが読み出され、そのデータはI/O部ごとに設けられたセンスアンプ20により増幅されてから、そのセンスアンプ20が接続されたグローバル・データ線30に出力される。グローバル・テータ線30に出力された読出しテータは、さらにデータ入出力回路40を介して、装置外部へ出力されることとなる。

【0046】 8た、ノーマルセル部の各セクションS1~S16のいずれかのメモリセルに不良が発生した場合には、I/O部でとにスペアセル部の1/O部との置き換えを行う。あるいは、I/O部内のメモリセルを複数のグループに分割してそのグループごとに置き換えを行うか、又は、1個のメモリセルごとに置き換えを行うととしてもよい。そして、置き換えられた不良セルへのアクセスが行われた場合には、プログラムとユーズにものプログラムされた不良アドレスと外部から入力される外部アドレスとを比較した結果生成される検出信号(ヒット信号)に応じてスペアメモリセルのアクセスを行う。

【0047】このとき、本発明の第1の実施の形態に係る半導体記憶装置のカラムセル部の構成においては、上述のように、スペアセル部の各1/〇部0~8-SPRは、それぞれが接続されるデータ入出力回路40の近今タ入出力回路40から部隔していて長いデータバスを介するために請出しに遅延が生ずる1/〇部が存在せず、いずれの1/〇部のデータ入出力回路40に近で、高速に計しとができる。従って、スペアセル部の各1/〇部の~8-SFRへのアクセス速度を・ノーマル・セル部の各1/〇部・07クセスでき、スペアセル部の各1/〇部・07クセスが、ファマルセル部の各1/〇部・07クセスには転しては、ファフロル部の各1/〇部・07クセスには転して持に返延するということがなくなる。

【004年】図2は 本発明の第2の実施の飛熊に係る 半導体記憶装置のカラムセル部及びその読出し回路のブロック図である。本発明の第2の実施の飛熊に係る半導体記憶装置のカラムセル部及びその読出し回路は、カラムエノの部10と、データ入出力回路40とから構成されており、カラムエノの部10の構成は第1の実施の未態と同様であるが、スペアセル部のエノの部がデータ入出力回路40に直接接続されている点が異なっている。それらの具体的な構成は、以下の通りである。

【0049】カラム I /〇部10は、ノーマルセル部とスペアセル部とから構成されている。ノーマルセル部はセクションS1~S1らからなり、各セクションは9個

の1/0部0~8-81~16により構成されている。 これに対し、スペアセル部は1個のセクションを構成せ ずに1/0部ごとに分割され、各1/0部0~8-SF Rは、それぞれが接続されるデータ入出力回路40の近 傍に分散して酷闘されている。ここでは、1/〇部〇一 SPRはノーマルセル部のセクションS1とセクション S2との間に配設され、I/O部1-SPRはセクショ ンS2とセクションS3との間に配設され、以下同様に 適当な箇所に分散して配設されており、1/0部8-8 PRはセクションS16の末尾側に配設されている。各 I/O部は、纏物メモリセルと、アドレスデコーダか **らのアドレス信号に応じていずれかのメモリセルのデー** 夕読出しを行うマルチプレクサとから構成されている。 【0050】ノーマルセル部の各I/O部は、データ信 号の増幅を行うセンスアンプ20を介してグローバル・ データ線30にそれぞれ接続されている。 具体的には 各セクションのI/O部Oはグローバル・データ線30 Oに、I/O部1 はグローバル・データ線301に、以 下同様に、1/0部8はグローバル・データ線308 に、それぞれ対応して接続されている。

【0051】グローバル・データ線30は、各1/0部に対応して設けられたデータ入出力回路40に接続されている。即ち、各グローバル・データ線300~308は、それぞれデータ入出力回路400~408に接続されている。各データ入出力回路40は、グローバル・データ線30からのデータ信号の外部出力のための増幅を行うセンスアンプと、データ信号を順次出力するデータ・バッファとから構成されている。

・バッファとから構成されている。 【0052】一方、アペアセル部の各1/0部は、センスアンプ20を介してデータ入出力回路40に直接接続されている。即ち、1/0部0-SPRはデータ入出力回路40に直接接続され、1/0部1-SPRはデータ入出力回路401に直接接続され、以下同様で、1/0部8-SPRはデータ入出力回路408に直接接続されている。

【0053】本発明の第2の実施の飛懸に係る半導体記憶装置のカラムセル部のデータ読出しの際の動作も、基本的に従来と同様であり、以下の通りである。アドレス信号が入力されると、選択されたセクションのI/O部10のメモリセルからマルチプレクサによりデータが読み出され、そのデータはI/O部でとに設けられたセンスアンプ20により増幅されてから、そのセンスアンプ20が接続されたグローバル・データ線30に出力される。グローバル・データ線30に出力される。グローバル・データ線30に出力されるようは、さらにデータ入出力回路40を介して、装置外部へ出力されることとなる。

【0054】また、ノーマルセル部の各セクションS1~S16のいずれかのメモリセルに不良が発生した場合には、I/O部ごとにスペアセル部のI/O部との置き換えを行う。あるいは、I/O部内のメモリセルを複数

のグループに分割してそのグループごとに置き換えを行うか、又は、1個のメモリセルごとに置き換えを行うこととしてもよい。そして、置き換えられた不良セルへのアクセスが行われた場合には、プログラムヒューズによりプログラムされた不良アドレスと外部から入力される外部アトレスとを比較した結果生成される検出信号(ヒュト信号)に応じてスペアメモリセルのアクセスを行う。

【0055】このとき、本発明の第2の実施の飛態に係る半導体記憶装置のカラムセル部の構成においては、上述のように、スペアセル部の各1/〇部0~8-SPRは、それぞれが接続されるデータ入出力回路40の近傍に分散して配設され、かつ、データ入出力回路40に直接接続されているので、負荷容量の大きいグローバル・データ線30を介したアクセスを必要とせず、いずれの1/〇部や高速に読み出すことができる。従って、スペアセル部の各1/〇部0~8-SPRへのアクセス速度により近づけることができ、スペアセル部の各1/〇部の、クロスが、ノーマルセル部の各1/〇部へのアクセスに比較して遅延するということがなくなる。

【0056】図3は、本発明の第3の実施の形態に係る 半導体記憶装置のカラムセル部及びその読出し回路のブロック図である。本発明の第3の実施の形態に係る半導体記憶装置のカラムセル部及びその読出し回路は、カラム1/0部10と、第1系及び第2系のセンスアンプ20と 第1系のグローバル・データ湯30と、第1系のデータ入出力回路40と、第2系のデータ入出力回路41とから構成とするために、第2系のデータである。即り、DDR動作可能な構成とするために、センスアンプ、グローバル・データ線、データ入出力回路がそれぞれ2つの系に備えられている。それらの具体的な構成は、以下の通りてある。

【①057】カラムI/O部10は フーマルセル部とフペアセル部とから構成されている。フーマルセル部はセクションS1~S16からなり、各セクションは9個のI/O部の~8ーS1~16からなり、各セクションを構成されている。これに対し、スペアセル部は1個のセクションを構成されて発展は「大〇部でとに分割され、各I/O部の~8ーSPRは、それぞれが接続されるデータ入出力回路40の一会に対して可能され、I/O部の一会に対して可能である。との間に西設され、I/O部の一会に対しての間に西設さいる。との間に西設されている。SPRはフーマルとのでは、I/O部はフラションS1とはフラションS1とはフラションS1とはアーマルとの間に西設されており、I/O部は、となりの間に西設されている。各I/O部は、複数のメモリセルと、アドレス信号に応じていずれかのメモリセルのデレス信号に応じていずれかのメモリセルの表によりに表対していずれかのメモリセルの表が、を読出しを行うマルチプレクサとから構成されている。

各I/O部は、データ信号の増幅を行う第1系及び第三系のセンスアンプ20にそれぞれ接続されている。【0058】ノーマルセル部のI/O部に接続された第1系の各センファンプ20は第1系の各センスァンプ20は第1系の各センスァンプ20は第2系のグローバル・データ線31にそれぞれ接続されている。具体的には、ノーマルセル部の各セクションのI/O部0の第1系、第2系のセンスアンプ20は第1系、第2系のグローバル・データ線300、310に、I/O部1の第1系、第2系のグローバル・データ線308及び318に、それぞれ対応して接続されてい

【0059】第1系、第2系のグローバル・データ線30,31は、各I/O部に対応して設けられた第1系、第2系のデータ入出力回路40,41にそれぞれ接続されている。即ち、各グローバル・データ線300~308,310~318は、それぞれデータ入出力回路400~408,410~418に接続されている。各データ入出力回路40,41は、グローバル・データ線30,31からのデータ信号の外部出力のための増幅を行うセンスアンプと、データ信号を順次出力するデータ・バッファとから構成されている。

【0060】一方、スペアセル部の各1/0部は、センスアンプ20を介して第1系及び第2系のデータ入出力回路40にそれぞれ直接接続されている。即ち、1/0部0-SPRはセンスアンプ20を介して第1系のデータ入出力回路400及び第2系のデータ入出力回路401人の部1-SPRはセンスアンプ20を介して第1系のデータ入出力回路401人び第2系のデータ入出力回路411直接接続され、以下同样に、1/0部第一SPRはセンスアンプ20を介して第1系のデータ入出力回路403及び第2系のデータ入出力回路403及び第2系のデータ入出力回路403及び第2系のデータ入出力回路418に直接接続されている。

【0061】本発明の第3の実施の形態に係る半導体記憶装置のカラムセル部のデータ読出しの際の動作は、DR動作によるもので基本的に従来の第2の構成と同様であり、クロックのアップエッジに同期させて2つのセルデータの読出しを行う。バーストアドレスの連続する2つのアドレス信号により2つのメモリセルが同時に選択され、選択されたセクションの1/0部10のメモリセルのそれをおかる出されたセクションの1/0部10のメモリセルのそれをおかる出されたカラピーング20が接続された第1年、第2系のセンスアンプ20により指しまれた第1系、第2系のグローバル・データ線30、31に出力される。第1系、第2系のグローバル・データ線30、31に出力される2つの読出しデータは、さらに第1系、第

ご系のデータ入出力回路40,41を介して、装置外部へ出力されることとなる。選択されたメモリセルのデータが第1系又は第2系のいずれの系に読み出されるかは、そのメモリセルのアドレスによって予め決定されている。

【0062】また、ノーマルセル部の各セクションS1~S16のいずれかのメモリセルに不良が発生した場合には、1/O部でとにスペアセル部の1/O部との置き換えを行う。あるいは、1/O部内のメモリセルを複数のグループに分割してそのグループごとに置き換えを行うか、又は、1個のメモリセルごとに置き換えを行うととしてもよい。例えば、1/O部内のメモリセルを各センスアンプに接続されてい義グループごとに分割して、この参加・プループに接続されていき換えを行ってもよい。そして、この後入られた不良セルへのアクセスが行われた不良にドレスと外部から入力される外部アドレスとを比較した結果生成される検出信号(ヒット信号)に応じてスペアメモリセルのアクセスを行う。

【0063】このとき、本発明の第3の実施の形態に係る半導体記憶装置のカラムセル部の構成においては、上述のように、スペアセル部の各1/〇部0~8-SPRは、それぞれが接続されるデータ入出力回路40の近傍に分散して配設され、かつ、第1系及び第2系のデータ入出力回路40,41に直接接続されているので、負荷容量の大きいグローバル・データ線30を介したアクロスを必要とせず、また、センスアンプ20も2本のグローバル・データ線を駆動する必要がなくなるので、でクローバル・データ線を駆動する必要がなくなるので、でクローバル・データ線を駆動する必要がなくなるので、でクローバル・データ線を駆動する必要がなくなる。従って、スペアセル部の各1/〇部ものアクセスをのアクセスができ、スペアセル部の各1/〇部とのアクセスに比較して運運するということがなるである。

【006.4】また、スペアセル部の名1/〇部0〜ミーSFRは、第1系及び第2系のデータ入出力回路40,41の双方にそれぞれ接続されているので、ノーマルセル部の各セクションS1〜S16に発生した不良セルが第1系又は第2系のいずれに接続されているものであっても、未使用のスペアカラムセルのブループがある場合には、不良セルとスペアカラムセルとの置き換えを行うことにより集積回路の面積効率を向上させることができ、一方の系に多数の不良セルが発生した場合であり、ま使用のスペアカラムセルがある限りセル電き換えによる救済を行うことにより、歩留まりを向上させることができる。

【00065】以上説明した第3の実施の形態においては、スペアセル部の各1/0部0~8-SPRは 第1

系及び第2系のデータ入出力回路40,41の収方にそれぞれ直接接続されているものとしたが、第1の実施の 刑態のように、第1系及び第2系のグローバル・データ 線30,31を介して第1系及び第2系のデータ入出力 回路40,41の収方にそれぞれ接続されているものとしてもよい。

【0066】尚 以上の各実施の形態においては 読出し側の構成について説明したが、書込み側についてもぞれぞれ同様の構成とすることができる。この場合 グローバル・データ線は、読出し側と書込み側との乗用としてもよく、また 読出し側と書込み側とにそれぞれ設けてもよい。

[0067]

【発明の効果】本発明に係る半導体記憶装置によれば、 スペアセル部のI/O部を1つのセクションに集合させ て配設せず、各1/0部ごとに分割してその1/0部が 接続されるべきデータ入出力回路近傍に西設することと したので、接続されているデータ入出力回路から離隔し ていて長いデータバスを介するためにアクセスに運動が 生ずる1/〇部が排除され、いずれの1/〇部レデータ 入出力回路に近く、高速にアクセスを行うことができる ようになる。従って、スペアセル部の各I/O部へのア クセス速度を、ノーマルセル部の各I/O部へのアクセ ス速度に近づけることができ、スペアセル部の各I/〇 部へのアクセスが、ノーマルセル部の各1/〇部へのアクセスに比較して特に運転するということがなくなる。 【0068】スペアセル部の各1/〇部は、データ入出 力回路近傍に酷殺されているので、データ入出力回路に 直接接続することもでき、この場合、スペアセル部の各 1,10部へのアクセス速度をさらに高速化することがで

【0069】また、DDR動作のために複数のデータ入出力系を有し、かつ、グローバル・データ線及びデータ入出力の路が、各データ入出力系にそれぞれ備えられる。中国は「協議書について本発明の構成を適用する。上記同様の効果が得られる他、アペアセル部の未が得られる他、アクス出力系の元の元としたのデータ入出力系に掛続されているものとしたのテータ入出力系に掛続されているものでも、未使用アクス出力系に掛続されているものであっても、未使用アクスペアカラムセルがある場合にととができる。9年タ入カカラムセルがあるでき、一つのでも、未検対本を行うことにより、歩留まりを向上させることができ、かの力の力を行うことにより、歩留まりを向上させることがあるであっても、未検対を行うことにより、歩留まりを向上させることができ。

【団面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体記憶装

置のカラムセル部及びその読出し回路のブロック図。 【図2】本発明の第2の実施の形態に係る半導体記憶装置のカラムセル部及びその読出し回路のブロック図。 【図3】本発明の第3の実施の形態に係る半導体記憶装置のカラムセル部及びその読出し回路のブロック図。 【図4】従来の第1の構成に係る半導体記憶装置のカラムセル部及びその読出し回路のブロック図。 【図5】従来の第2の構成に係る半導体記憶装置のカラムセル部及びその読出し回路のブロック図。 ムセル部及びその読出し回路のブロック図。 【図6】 従来の第3の構成に係る半導体記憶装置のカラムセル部及びその読出し回路のブロック図。 【符号の説明】 10 カラム1/0部 20 センスアンプ 30,31 グローバル・データ線 40,41 データ入出力回路

